Bâtiment IES
Bâtiment 5 Campus St Priest

Onduleur de tension pour actionneurs électriques : fiabilisation par la séparation des cellules de commutation

 

 

 

Soutenance publique de thèse de doctorat en électronique de Bienvenue ONDO NDONG le 22 Octobre 2010 à l’université de Montpellier II et intitulée :

Ce mémoire de thèse s’inscrit dans le cadre du programme « avion plus électrique », il comprend deux parties.

La première est consacrée à la présentation détaillée du contexte, c'est-à-dire du processus qui conduit à électrifier la plupart des systèmes présents dans l’avion, un exemple d’actionneur électromécanique spécifique, conçu dans ce cadre sera aussi détaillé notamment pour ce qui concerne son mode d’alimentation.

La seconde partie, plus longue, est consacrée à différents processus de fiabilisation de structures d’électroniques de puissance. Du fait de l’électrification croissante de l’avion, ces structures vont se multiplier à bord, mais la fiabilité connue de ces dispositifs n’est pas apte à satisfaire aux exigences de l’aéronautique. Les processus de fiabilisation, dans leur majorité, sont orientés, en cas de panne, vers un isolement de la source du défaut, pour permettre un fonctionnement en mode dégradé, supporté par le système.

Par ailleurs, un dispositif de sécurisation de bras d’onduleur est décrit : un sectionneur à fusibles commandés par thyristors (SFCT). Ce système permet d’isoler électriquement le bras d’onduleur victime d’un défaut au sein d’un onduleur triphasé. L’emplacement de prédilection du SFCT est la connexion bras d’onduleur et bus continu d’alimentation.

Les simulations de ce système de fiabilisation sont menées sur PSIM. Ce mémoire propose des modélisations approchées, pour l’outil de CAO adopté, des composants IGBT et fusibles, lorsque ces derniers sont soumis à un régime de courant extrême (court-circuit).

Mots clés : avion plus électrique, actionneurs synchrone à aimants, onduleur triphasé, fiabilisation, fusibles, sectionneurs commandés, circuit logique programmable, Field Programmable Gate Array (FPGA).

Composition du Jury :

Frédéric RICHARDEAU

: chargé de recherche, laboratoire LAPLACE de Toulouse, Rapporteur

Charles JOUBERT

: professeur, Université de Lyon I, Rapporteur

Daniel MATT

: professeur, Université de Montpellier II, Directeur de thèse

Abderrezzak CHERIFI

: professeur, Université de Versailles Saint Quentin en Yvelines, Examinateur

Jean-Jacques HUSELSTEIN

: Maître de conférences, Université de Montpellier II, Examinateur

Thierry MARTIRÉ

: Maître de conférences, Université de Montpellier II, Examinateur

Lieu et heure de la soutenance :

10 H

Université de Montpellier II

Place Eugène Bataillon, 34000 Montpellier

Salle de Séminaire - Bâtiment 21 – 4e étage

 

Bienvenue ONDO NDONG Doctorant(Ph.D.Student) Institut d'Electronique du SUD - GEM (UNIVERSITE MONTPELLIER II - Campus St Priest ) 860 route de Saint Priest 34090 Montpellier Cedex 5 This email address is being protected from spambots. You need JavaScript enabled to view it.

 Tel : 04 67 14 96 91  Fax : 04 67 04 21 30